DHBW_AI_16/Rechnerarchitektur_Roethig
1
1
Fork 0
Code Pull requests Releases Activity

kleine Änderungen

Browse source
This commit is contained in:
Andre Meyering 2017-12-09 12:50:42 +01:00
parent 03d3d5375f
commit 96822ecdc5
Signed by: Andre
GPG key ID: AA6B4FC2A2C4329A
3 changed files with 4 additions and 4 deletions
Download patch file Download diff file Expand all files Collapse all files

6
Kapitel/03_Speicher.tex
View file

@ -716,13 +716,13 @@ Am Beispiel vom Apple \RNum{2}/C64/\ldots: 16~Bit~\acs{HSA}, 8~Bit~Worte
\acs{PC} mit 32~Bit~\acs{CPU}:
\begin{itemize}[noitemsep]
\item[] 32~Bit = 4~Byte \acl{HS}-Wertgröße
\item[] 32~Bit-\acs{HSA}: $2^{32}$ \acs{HS}-Werte $\approx$ 4~Mrd. \acs{HS}-Werte
\item[] 32~Bit = 4~Byte \acl{HS}-Wortgröße
\item[] 32~Bit-\acs{HSA}: $2^{32}$ \acs{HS}-Worte $\approx$ 4~Mrd. \acs{HS}-Worte
\end{itemize}
\bigskip
\begin{Tipp}
Intel-\acsp{CPU} adressieren nach wie vor jedes einzelne Byte und nicht \acl{HS}-Werte der Größe 4 oder 8~Byte.
Intel-\acsp{CPU} adressieren nach wie vor jedes einzelne Byte und nicht \acl{HS}-Worte der Größe 4 oder 8~Byte.
\end{Tipp}
Eine Ideale 32~Bit~\acs{CPU} hätte $2^{32}$ Werte je 32~Bit: