DHBW_AI_16/Rechnerarchitektur_Roethig
1
1
Fork 0
Code Pull requests Releases Activity

[Klausur] Ergänze Hinweisbox

Browse source
This commit is contained in:
Andre Meyering 2017-12-13 15:13:32 +01:00
parent 8879fab2b8
commit 99e698829e
Signed by: Andre
GPG key ID: AA6B4FC2A2C4329A
2 changed files with 4 additions and 0 deletions
Show stats Download patch file Download diff file Expand all files Collapse all files

4
Kapitel/05_Klausur.tex
View file

@ -37,4 +37,8 @@
\item Bei Caches werden unter anderem Vollassoziativ, Direct-Mapped und $n$-Wege Cache unterschieden. Erläutern Sie den Unterschied dieser drei Architekturen. Welche davon stehen in Zusammenhang mit den in Teilaufgabe b) genannten Verdrängungsstrategien? \item Bei Caches werden unter anderem Vollassoziativ, Direct-Mapped und $n$-Wege Cache unterschieden. Erläutern Sie den Unterschied dieser drei Architekturen. Welche davon stehen in Zusammenhang mit den in Teilaufgabe b) genannten Verdrängungsstrategien?
\item Innerhalb eines Caches benötigt man einen oder mehrere Komparatoren. Beschreiben Sie um was es sich bei dem Bauteil \enquote{Komparator} innerhalb des Caches handelt und skizzieren Sie seine Realisierung als Schaltnetz oder Schaltwerk. \item Innerhalb eines Caches benötigt man einen oder mehrere Komparatoren. Beschreiben Sie um was es sich bei dem Bauteil \enquote{Komparator} innerhalb des Caches handelt und skizzieren Sie seine Realisierung als Schaltnetz oder Schaltwerk.
\begin{Hinweis}
Für den Komparator reicht das Schaltsymbol für Äquivalenz nicht aus! Es muss das Schaltnetz bestehend aus \texttt{(NICHT-)UND} und \texttt{ODER} gezeichnet werden.
\end{Hinweis}
\end{enumerate} \end{enumerate}

BIN
Rechnerarchitektur_Roethig_Skript_AM.pdf
View file

Binary file not shown.