

# Technische Informatik 2 - Rechnerarchitektur

## Eigenes Skript

Studiengang Angewandte Informatik

Duale Hochschule Baden-Württemberg Karlsruhe

von

Andre Meyering

Kurs: TINF16B2  
Dozent: Prof. Dr. Jürgen Röthig  
Semester: 3. Semester (09.10.2017)  
*letzte Änderung:* 26. Oktober 2017

Dies ist das eigene Skript für „Rechnerarchitektur“ bei Herrn Prof. Dr. Jürgen Röthig für das 3. Semester im Jahr 2017. Es enthält fast alles, was im Unterricht an die Tafel geschrieben oder besprochen wurde. Die  $\LaTeX$ -Dateien sollten sich im gleichen Share befinden, in dem du diese PDF-Datei gefunden hast.

Bei Fragen, Fehlern oder Ergänzungen – oder sollten die  $\LaTeX$ -Dateien fehlen – wende dich bitte an [dhw@andremeyering.de](mailto:dhw@andremeyering.de). Ich hoffe, diese PDF hilft dir beim Lernen.

## Inhaltsverzeichnis

<b>1</b>	<b>Vorwort</b>	<b>1</b>
<b>2</b>	<b>Einstieg in die Vorlesung</b>	<b>2</b>
2.1	Digitaltechnik (Vorlesung)	2
2.2	Übersicht	2
<b>3</b>	<b>Rechner</b>	<b>3</b>
3.1	Geschichte	3
3.2	Fundamentalarchitektur	4
<b>4</b>	<b>Rechenwerk / Rechnen in Hardware</b>	<b>8</b>
4.1	Schaltnetzsynthese	8
<b>5</b>	<b>Abkürzungsverzeichnis</b>	<b>15</b>
	<b>Listingsverzeichnis</b>	<b>18</b>

## 1 Vorwort

Herr Röthig schreibt alles, was für seine Klausuren von Bedeutung ist, an die Tafel. Es ist daher nur zu empfehlen, alles mitzuschreiben, da er kein Skript besitzt und auch keinen Foliensatz. Der Unterricht ist im Vergleich zu anderen Dozenten unterscheidet sich darin, dass während der Klausur keine Hilfsmittel verwendet werden dürfen. Dafür besteht die Klausur zu 90% nur aus Abfrageaufgaben.

Dieses Skript enthält *alles*, was Herr Röthig 2017 an Wissen voraussetzt. Auf den letzten Seiten dieses Skripts findet sich zusätzlich noch eine Übungsklausur. Die Klausuren unterscheiden sich jedes Jahr nur um einige wenige Aufgaben. Ist man zwei, drei Übungsklausuren durchgegangen, so ist die Klausur einfach zu bestehen.

Zusammen mit meinem Kurs TINF16B2 haben wir dieses Skript ausgedruckt und korrigiert. Inhaltliche Fehler sollten daher (fast) keine mehr enthalten sein.

Ich wünsche dir viel Erfolg bei Herrn Röthig im Fach Rechnerarchitektur (Technische Informatik 2). Solltest du diese Skript erweitern wollen, so kannst du dich an [dhbw@andremeyering.de](mailto:dhbw@andremeyering.de) wenden.

## 2 Einstieg in die Vorlesung

Dozent: Prof. Dr. Jürgen Röhlig

Modul: Technische Informatik II

Fach: Rechnerarchitektur

### 2.1 Digitaltechnik (Vorlesung)

- 36h/33h / 4h pro Woche
- Klausur: 21.12.2017 | 60min (ohne Hilfsmittel, Verrechnung mit Betriebssysteme)
- kein Skript, kein Foliensatz

### 2.2 Übersicht

1. Einführung, Begriffsbildung, Historie, Fundamentalarchitektur
2. Rechenwerke
3. Speicherwerk: Hauptspeicherorganisation  
Speicher: Cache, nicht-flüchtige Speichertechnologie
4. ausgewählte Kapitel aus Steuer-/Ein- und Ausgabewerke sind in 2 + 3 enthalten.

## 3 Rechner

### Rechner

Hilfsmittel zum Durchführen von „Rechnungen“.

- schneller
- fehlerfreier
- besseres Speichervermögen

### Rechenmaschine

- Abakus (mechanisch, digital)
- Rechenschieber (mechanisch, analog)

### Arbeitsweise

Man unterscheidet zwischen mechanisch vs elektrisch und digital vs analog.

Moderne „Rechner“ (PC & Co.) arbeiten elektrisch und digital. Dem gegenüber stehen elektrische Analogrechner (elektrisch und analog; um die 1920er).

## 3.1 Geschichte

### 3.1.1 Elektrischer Digitalrechner

#### ZUSE Z1, Z2 (ab ~1940)

Relais als zentrale Bauteile (elektromagnetischer Schalter mit Elektromagnet)

- ⊕ Automatismus möglich
- ⊖ langsame Geschwindigkeit
- ⊖ großer Platzverbrauch
- ⊖ Geräusche beim Schalten
- ⊖ hoher Energieverbrauch beim Schalten
- ⊖ großer Verschleiß

#### ENIAC (~1945)

Die ENIAC besitzt als zentrales Bauteil eine Elektronenröhre. Eine Elektronenröhre ist ein eigentlich analog arbeitender Verstärker, wird hier aber als digitaler Schalter genutzt. Die Funktionsweise wird in Abbildung 3.1 dargestellt, wobei die Kathode negativ und die Anode positiv geladen sind.

- ⊕ sehr hohe Geschwindigkeit
- ⊖ großer Platzverbrauch
- ⊖ ständiges Summen bei 50Hz oft möglich
- ⊖ hoher, ständiger Energieverbrauch
- ⊖ großer Verschleiß

**Moderne Rechner** Moderne transistorisierte Digitalrechner (z. B. Uniac) ab Ende der 1950er).




Abbildung 3.1: Funktionsweise Kathodenstrahlröhre [Quelle: Wikipedia]

- Transistor als zentrales Bauteil. Ein Transistor ist ein analog arbeitender Verstärker, wird hier aber als digital arbeitender Schalter genutzt.
- ⊕ sehr hohe Geschwindigkeit
- ⊕ sehr geringer Platzverbrauch
- ⊕ keine Geräuschentwicklung (außer Lüfter)
- ⊕ sehr niedriger Energieverbrauch
- ⊕ geringer Verschleiß

## 3.2 Fundamentalarchitektur

### 3.2.1 von-Neumann-Architektur

In Abbildung 3.2 wird die von-Neumann-Architektur vereinfacht dargestellt.

**Zentraleinheit (CPU)** Die CPU besteht aus:

**Rechenwerk** Rechnen mit Zahlen und logischen Werten

**Steuerwerk** Zuständig für das Steuern und Koordinieren aller anderen Komponenten ⇒ Interpretation und Ausführung des (Maschinensprachen-)Programms

**Speicherwerk** (Hauptspeicher, Primärspeicher)

Speichern von Informationen (sowohl Programmcode als auch Nutzdaten gleichermaßen)

**Bus** verbindet alle Komponenten und ermöglicht den Informationsaustausch/Datenfluss zwischen ihnen.

**Eingabewerk** „Schnittstelle“ für Eingabegeräte (z. B. USB-Controller, S-ATA-Controller) nicht jedoch das Peripheriegerät selbst (also nicht die Tastatur)

**Ausgabewerk** „Schnittstelle“ für Ausgabegeräte (z. B. Grafikkarte)




Abbildung 3.2: Vereinfachte Darstellung der von-Neumann-Architektur

### 3.2.2 Harvard-Architektur

Die Harvard-Architektur ist ähnlich der von-Neumann-Architektur, besitzt aber anstatt eines gemeinsamen, zwei getrennte Speicherwerke für Nutzdaten und Programmcode. Zusätzlich kann noch ein optionales zweites Eingabewerk existieren, welches nur für den Programmcode vorhanden ist. Das Speicher- und Eingabewerk für den Programmcode wird über einen zweiten Bus angebunden.

Dadurch ist eine klare physikalische Trennung von Programmcode und Nutzdaten möglich. Abbildung 3.3 zeigt die Harvard-Architektur und wie sich diese von der von-Neumann-Architektur unterscheidet.

### 3.2.3 Vergleich

Tabelle 3.1 auf Seite 7 vergleicht die von-Neumann-Architektur mit der Harvard-Architektur.




Abbildung 3.3: Vereinfachte Darstellung der Harvard-Architektur



von-Neumann-Architektur	Harvard-Architektur
<ul style="list-style-type: none"> <li>⊖ Virenanfälligkeit: Nutzdaten können als Programm ausgeführt werden</li> <li>⊕ universelle Programmierbarkeit (z. B. Compiler-Ausgabe wird als Programme ausgeführt)</li> <li>⊕ flexible Speicheraufteilung zwischen Programmcode und Daten</li> <li>⊖ möglicher Flaschenhals Bus &amp; Speicherwerk</li> <li>⊕ kostengünstig</li> </ul>	<ul style="list-style-type: none"> <li>⊕ nahezu immun gegen unabsichtlichen Virenbefall</li> <li>⊕ keine (unbeabsichtigten oder ungewollten) Änderungen an der Betriebssoftware möglich</li> <li>⊖ komplexer und teurer (durch 2 Bus und ggf. 2 Eingabewerke)</li> <li>⊖ schwer update-fähig</li> <li>⊕ bessere Performance möglich durch gleichzeitigen Zugriff auf beide Speicherwerke</li> <li>⊖ ohne zweites Eingabewerk keine Möglichkeit anderen Programmcode auszuführen.</li> <li>⊖ unflexible Aufteilung des Speichers, wenn das eine Speicherwerk voll ist, kann das andere Speicherwerk nicht genutzt werden.</li> </ul>
Einsatz	
<ul style="list-style-type: none"> <li>• übliche PC-Architektur – „Universal-PC“</li> </ul>	<ul style="list-style-type: none"> <li>• „embedded systems“ (z. B. in Waschmaschinen, KFZ-Elektronik, etc.)</li> <li>• Smartphones &amp; Co.</li> <li>• Bestandteile von PCs: BIOS, CPU-Cache in modernen CPUs (Trennung in Cache für Programmcode und Nutzdaten), NX-Flag (Non-Executable) im Hauptspeicher</li> </ul>

Tabelle 3.1: Vergleich der von-Neumann- und Harvard-Architektur

## 4 Rechenwerk / Rechnen in Hardware

### Grundlagen: Addition

	4 7 1 1	Addition von mehrstelligen Zahlen wird reduziert auf die Addition von zwei (oder drei) einstelligen Zahlen (bzw. Ziffern) zu einer einstelligen Zahl sowie einem einstelligen Übertrag, also einer zweistelligen Zahl als Ergebnis. $\Rightarrow$ genauso im Binärsystem
	+ 0 8 1 5	
Übertrag	0 1 0 0	
	5 5 2 6	

### 4.1 Schaltnetzsynthese

#### 4.1.1 Wiederholung/Grundlegendes

**Schaltwerk** „Hat ein Gedächtnis“, da eine Rückkopplung vorliegt

**Schaltnetz** Kann nur die derzeitigen Eingangsdaten verarbeiten, da keine Rückkopplung vorliegt

**Vollkonjunktion/Minterm** UND-Verknüpfung aller vorkommenden Variablen entweder in negierter oder nicht-negierter Form

**Disjunktive Normalform (DNF)** Eine Disjunktion (ODER-Verknüpfung) von Konjunktionstermen (UND-Verknüpfungen).

**Disjunktive Minimalform (DMF)** Ist die minimale Darstellung einer Ausgabefunktion und damit eine Vereinfachung einer DNF

#### 4.1.2 Halbaddierer

Addition von zwei einstelligen Binärzahlen  $a$  und  $b$  zu einer zweistelligen Binärzahl  $c_{out}s$  (Übertrag und Summe). Schaltsymbol und Schaltnetz des Halbaddierer werden in Abbildung 4.1 dargestellt.

Die folgende Tabelle zeigt den Gedankenweg, wie ein Halbaddierer funktioniert.

Nr.	$b$	$a$	$c_{out}$	$s$	Minterm	DNF
0	0	0	0	0		
1	0	1	0	1	$\bar{b}a$	$c_{out} = ba$
2	1	0	0	1	$b\bar{a}$	$s = \bar{b}a \vee b\bar{a}$
3	1	1	1	0	$ba$	$\Rightarrow$ beides gleichzeitig auch DMF




Abbildung 4.1: Halbaddierer – Schaltnetz und Schaltsymbol

### 4.1.3 Volladdierer

Addition von drei einstelligen Binärzahlen  $a$ ,  $b$  und  $c_{in}$  zu einer zweistelligen Binärzahl  $c_{out}s$  (Übertrag und Summe). Schaltsymbol und Schaltnetz des Volladdierer werden in Abbildung 4.2 dargestellt.




Abbildung 4.2: Volladdierer – Schaltnetz und Schaltsymbol

*Hinweis:* Für die Verknüpfung von  $c_{out_1}$  und  $c_{out_2}$  zu  $c_{out}$  wäre eigentlich ein XOR notwendig. Da aber der Fall  $c_{out_1} = c_{out_2} = 1$  (also beiden Eingänge des XOR „1“) nie auftritt, reicht ein einfaches OR.

### 4.1.4 Paralleladdierer (4-Bit-Ripple-Carry-Paralleladdierer RC-PA)

Der RC-PA ist ein mehrstelliger Addierer für Binärzahlen. In den folgenden Beispielen ist er ein Addierer vierstelliger Binärzahlen  $a_3 a_2 a_1 a_0$  und  $b_3 b_2 b_1 b_0$ . Das Ergebnis ist  $s_4 s_3 s_2 s_1 s_0$  und somit eine 5-stellige Zahl.

Abbildung 4.3 zeigt das Schaltnetz und Schaltsymbol eines Paralleladdierers.

*Hinweis:* Ein  $n$ -Bit RC-PA ist ein Schaltnetz, kein Schaltwerk. Eine zeichnerische Anordnung mit Verbindungen nur nach unten ist nämlich möglich.

#### Schaltungsanalyse:

Bestimmung des „Aufwands“. Aufwand kann sein:

- „Hardware-Aufwand“ (in Transistoren)




Abbildung 4.3: RC-Paralleladdierer – Schaltnetz und Schaltsymbol

- Zeitaufwand

**Warum Zeitaufwand?**

Es wird der Zeitaufwand betrachtet, da Gatter Schaltzeiten haben, typischerweise ~10 Piko-sekunden. Insgesamt werden bei einem Signaldurchgang auf dem IC sehr viele Gatter durch-laufen. Damit sind die Schaltzeiten um Größenordnungen größer als die reine Laufzeit der Si-gnale auf dem Leiter angegeben (letztere wird vernachlässigt, Zeitverzögerung wird in „Anzahl Gatterlaufzeiten (GLZs)“).

**Hardwareaufwand des 4 Bit RC-PA**

für HA: 2 Transistoren für  $c_{out}$  und 6 Transistoren für  $s$   $\Rightarrow$  8 Transistoren  
 für VA: 2 HA und 2 Transistoren für  $c_{out}$   $\Rightarrow 2 \cdot 8 + 2 = 18$  Transistoren

*Benötigt werden:*

1 HA = 8 Transistoren plus  $(n - 1)$  VA =  $(n - 1) \cdot 18$  Transistoren =  $(18n - 18)$  Transistoren  
 $\Rightarrow$  insgesamt also:  $8 + (18n - 18) = 18n - 10$  Transistoren =  $O(n)$

Dies heißt, dass der HW-Aufwand linear mit der Breite der Summanden steigt. Dies ist gut, denn besseres (also weniger Aufwand) ist kaum zu erwarten.

**Zeitaufwand des 4 Bit RC-PA**

für HA: max. 2 Gatterlaufzeiten („Tiefe 2“, siehe Abbildung 4.1)  
 für VA: max. 4 Gatterlaufzeiten

Beim RC-PA liegen die einzelnen  $s_i$  nach unterschiedlicher Zeit an.  $s_i$  wird nach  $(i+1) \cdot 2$  GLZ erreicht. Das längste  $s_i$  ist bei  $n$  Bit-RC-PA  $i = n - 1$  und damit ergibt sich ein Zeitaufwand bei  $n$ -Bit-RC-PA von  $2n$ GLZ!

Dies ist ein schlechter Zeitaufwand bei einem Paralleladdierer! Zu erwarten wäre  $O(1)$ .

*Auswirkung:* Beim Wechsel von 32- auf 64-Bit-CPU hätte sich die Taktfrequenz halbiert. Daraus lässt sich folgern, dass kein 64-Bit-RC-PA in der CPU verbaut ist.

**Hinweis**

Anmerkung zum RC-PA: Die  $2n$  GLZ Zeitaufwand werden nur im „schlimmsten Fall“ bei einer ununterbrochene Kette von  $c_{out}$ -Ausgängen, welche sich **alle** im Laufe der Berechnung von 0 auf 1 ändern, erreicht.

Diese Zeit muss aber trotzdem abgewartet werden.

**4.1.5 Paralleladdierer (4-Bit-Carry-Look-Ahead-Paralleladdierer CLA-PA)**

Idee: Der  $c_{in}$ -Eingang wird nicht von vorausgehenden VA (oder HA) übernommen, sondern durch ein „magisches CLA-Schaltnetz“ nachberechnet. Genauer: Für die Berechnung von  $c_{in}$  müssen alle Eingänge  $a_j, b_j, j < i$  berücksichtigt werden.




Abbildung 4.4: CLA-Paralleladdierer – Schaltnetz

Aber wie sieht das Schaltnetz (und die boolesche Formel) für die Berechnung von  $c_{in_i}$  aus?

$$\text{HA : } c_{out} = a \wedge b$$

$$s_{out} = a\bar{b} \vee \bar{a}b$$

$$\text{VA : } c_{out} = (a \wedge b) \vee (c_{in} \wedge (a\bar{b} \vee \bar{a}b))$$

$$c_{in_1} = c_{out_0} = a_0 \wedge b_0 \quad \text{HA}$$

$$c_{in_2} = c_{out_1} = (a_1 \wedge b_1) \vee (c_{in_1} \wedge (a_1\bar{b}_1 \vee \bar{a}_1b_1)) \quad \text{VA}$$

$$= (a_0 \wedge b_1) \vee (a_0 \wedge b_0 \wedge (a_1\bar{b}_1 \vee \bar{a}_1b_1)) \quad \text{Einsetzen}$$

$$c_{in_3} = c_{out_2} = (a_2 \wedge b_2) \vee (c_{in_2} \wedge (a_2\bar{b}_2 \vee \bar{a}_2b_2)) \quad \text{VA}$$

$$= (a_2 \wedge b_2) \vee ((a_0 \wedge b_1) \vee (a_0 \wedge b_0 \wedge (a_1\bar{b}_1 \vee \bar{a}_1b_1))) \wedge \quad \text{Einsetzen}$$

$$(a_2\bar{b}_2 \vee \bar{a}_2b_2)$$

...

Überprüfen, ob korrekt aufgeschrieben.

Aber: Für die Berechnung der  $c_{in_i}$  kann jeweils eine DNF, DMF oder jede andere DxF (wie auch eine KxF) verwendet werden.

⇒ diese haben jeweils nur genau (bzw. maximal) 2 GLZ Zeitaufwand.

Insgesamt hat jedes  $s_i$  beim CLA-PA genau 6 GLZ Zeitaufwand (außer  $s_0$  2 GLZ,  $s_1$  5 GLZ).

⇒ konstanter Zeitaufwand  $O(1)$

#### Hardwareaufwand des 4 Bit CLA-PA

Aufwand für  $c_{in_i}$ -Berechnung: Annahme Schaltnetz wäre Realisierung der DNF.

für  $c_{in_i}$  gibt es insgesamt  $2i$  Eingänge

⇒ insgesamt max  $2^{2i}$  verschiedene Vollkonjunktionen, welche in der DNF auftreten können.

Jede dieser Vollkonjunktionen wird mit  $2i$  Transistoren realisiert.

⇒ falls alle Vollkonjunktionen verwendet werden müssten, wäre der Hardwareaufwand  $2^{2i} \cdot 2i$  Transistoren.

In der Realität werden natürlich nicht alle Vollkonjunktionen benötigt, sondern ein (vermutlich halbwegs konstanter) Anteil  $0 < k < i$ .

⇒ damit ist der Aufwand für  $c_{in_i} = O(i \cdot 4^i) = O(i \cdot 2^{2i})$  damit ist der Aufwand für  $n$ -Bit-CLA-PA:  $O(n^2 \cdot 2^n)$

Der Hardwareaufwand steigt beim  $n$ -Bit-CLA-PA überexponentiell mit  $n$ . Beim Wechsel von 32-Bit auf 64-Bit-CLA-PA wäre der halb-billionenfache Aufwand an Transistoren nötig gewesen.

*Das ist viel zu viel.*

$$\text{Bei } n = 4: \quad 4^2 \cdot 2^4 = 16 \cdot 16 = 256 \quad \text{Transistoren}$$

$$\text{Bei } n = 8: \quad 8^2 \cdot 2^8 = 64 \cdot 256 = \sim 16384 \quad \text{Transistoren (64-fache von } n = 4)$$

Vergleichen: Siehe Notizen, etc.

Addierer für 32-Bit: Aufsplitten in acht 4-Bit-CLA-PA

Kaskadierender Carry-Look-Ahead-Paralleladdierer (CLA-PA)




Abbildung 4.5: Kaskadierbare 4-Bit-CLA-PA

Als Tikz übernehmen

⇒ hintereinander geschaltet nach RC-Prinzip

⇒ damit ist das  $n$  der nicht-CLA-PA noch klein ⇒ erträglicher Hardwareaufwand

### 4.1.6 Serielladdierer

*Idee:* Angelehnt an die Verfahrensweise des Menschen sollen die Stellen der beiden Summanden nacheinander (und nicht gleichzeitig) addiert werden. Dadurch wird nur **ein** VA und mehrere Schieberegister (SR) nötig. Daher ist der Serielladdierer (SA) ein Schaltwerk, kein Schaltnetz! Abbildung 4.6 zeigt das Schaltwerk eines Serielladdierer.




Abbildung 4.6: Serielladdierer

Als Tikz übernehmen

**Zeitaufwand ( $N$ -Bit-SA):**  $n$  Taktzyklen  $\Rightarrow O(n)$

Ist dies wie beim RC-PA?

Jein, denn 1 Taktzyklus muss deutlich mehr als doppelt so lang sein wie die Berechnung des VA (Sicherheitsmargen!).

(z. B. 1 Taktzyklus  $>$   $\sim 10$ GLZ)

$\Rightarrow$  fünffache Berechnungszeit des RC-PA

### Hardwareaufwand ( $N$ -Bit-SA)

1 VA: 18 Transistoren

2 D-FF.  $2 \cdot 6 = 12$  Transistoren. Siehe Grafik rechts: 3.  $n$ -Bit-SR: Siehe Grafik links Takterzeugung (im folgenden nicht näher betrachtet)




Abbildung 4.7: Serielladdierer

### Achtung

Die Takterzeugung muss in der Klausur für den Serielladdierer auf jeden Fall genannt werden, auch wenn er hier nicht weiter betrachtet wird!



## 5 Abkürzungsverzeichnis

<b>CLA-PA</b>	Carry-Look-Ahead-Paralleladdierer	
<b>CPU</b>	central processing unit	
<b>D-FF</b>	D-Flip-Flop	
<b>DMF</b>	Disjunktive Minimalform .....	8
<b>DNF</b>	Disjunktive Normalform .....	8
<b>IC</b>	Integrated Circuit	
<b>GLZ</b>	Gatterlaufzeit .....	10
<b>HA</b>	Halbaddierer	
<b>HW</b>	Hardware	
<b>RC-PA</b>	Ripple-Carry-Paralleladdierer	
<b>SA</b>	Serielladdierer .....	13
<b>SR</b>	Schieberegister .....	13
<b>VA</b>	Volladdierer	

## Abbildungsverzeichnis

3.1	Funktionsweise Kathodenstrahlröhre [Quelle: Wikipedia] . . . . .	4
3.2	Vereinfachte Darstellung der von-Neumann-Architektur . . . . .	5
3.3	Vereinfachte Darstellung der Harvard-Architektur . . . . .	6
4.1	Halbaddierer – Schaltnetz und Schaltsymbol . . . . .	9
4.2	Volladdierer – Schaltnetz und Schaltsymbol . . . . .	9
4.3	RC-Paralleladdierer – Schaltnetz und Schaltsymbol . . . . .	10
4.4	CLA-Paralleladdierer – Schaltnetz . . . . .	11
4.5	Kaskadierbare 4-Bit-CLA-PA . . . . .	13
4.6	Serielladdierer . . . . .	13
4.7	Serielladdierer . . . . .	14

## Tabellenverzeichnis

3.1 Vergleich der von-Neumann- und Harvard-Architektur . . . . .	7
--	---

## **Listingsverzeichnis**