DHBW_AI_16/Rechnerarchitektur_Roethig
1
1
Fork 0
Code Pull requests Releases Activity

[Speicher] Fix

Browse source
This commit is contained in:
Andre Meyering 2017-12-04 08:40:44 +01:00
parent 3672c35b50
commit 36be239f6a
Signed by: Andre
GPG key ID: 5A1BBB0FB1D4716B
1 changed files with 1 additions and 1 deletions
Show stats Download patch file Download diff file Expand all files Collapse all files

2
Kapitel/03_Speicher.tex
View file

@ -431,7 +431,7 @@ Wenn eine \acs{HSS} in den Cache eingelagert werden soll, muss eine andere aus d
\label{fig:5_Bit_Tag} \label{fig:5_Bit_Tag}
\end{figure} \end{figure}
\autoref{fig:adressrechnen} zeigt Cache A (links) und Cache B (rechts), mit denen im folgenden gerechnet wird. Die angefragten \aclp{HSA} müssen auf 12-Bit erweitert werden, denn hier ist eine \acl{CL} 12-Bit groß, wie in \autoref{fig:5_Bit_Tag} zu sehen ist. \autoref{fig:adressrechnen} zeigt Cache A (links) und Cache B (rechts), mit denen im folgenden gerechnet wird. Die angefragten \aclp{HSA} müssen auf 12-Bit erweitert werden, denn hier ist eine \acl{HSA} 12-Bit groß, wie in \autoref{fig:5_Bit_Tag} zu sehen ist.
\begin{figure}[!h] \begin{figure}[!h]
\centering \centering